에러 발생의 원인을 계속 못 찾았습니다.
그러다 아래 사이트에서 이 부분을 확인하였습니다.
Clock이 맞지 않는 경우 --- PLL 설정된 부분을 지우고 입력 Clock로 바로 설정하였더니 이상없이 동작하였습니다.
PLL 부분은 조금 더 공부하여야 할 것 같습니다.
https://alteraforum.com/forum/showthread.php?t=35610
'초보의 아웅다웅 설계하기 > Altera' 카테고리의 다른 글
| PLL 설정 부분 (0) | 2017.10.20 |
|---|---|
| Verilog simulation (0) | 2017.10.05 |
| 알테라에서 IP추가후 에러가 발생하는 문제 (0) | 2017.09.25 |
| Altera 시뮬레이션 하기 (0) | 2017.05.11 |
| wire와 reg (0) | 2017.05.07 |