초보의 아웅다웅 설계하기/Verilog HDL with Altera 0